은퇴자의 세계 일주 5: 중앙 서아시아 또는 Digital 회로설계실무 > NEW도서

은퇴자의 세계 일주 5: 중앙 서아시아



도서명 : 은퇴자의 세계 일주 5: 중앙 서아시아
저자/출판사 : 문재학, 생각나눔
쪽수 : 340쪽
출판일 : 2023-12-25
ISBN : 9791170486466
정가 : 18000

은퇴자의 세계 일주

몽골 여행의 추억
2007년 8월 9일 ┃ 2007년 8월 10일 ┃ 2007년 8월 11일 ┃ 2007년 8월 12일 ┃ 2007년 8월 13일

인도, 네팔 여행기 제1부
2018년 7월 4일 (수) 맑음 ┃ 2018년 7월 5일 (목) 맑음 ┃ 2018년 7월 6일 (금) 맑음·45 ┃ 2018년 7월 7일 (토) 비, 흐림 ┃ 2018년 7월 8일 (일) 맑음

인도, 네팔 여행기 제2부
2018년 7월 9일 (화) 맑음 ┃ 2018년 7월 10일 (화) 맑음 ┃ 2018년 7월 11일 (수) 흐림 ┃ 2018년 7월 12일 (목) 맑음 ┃ 2018SUS 7월 13일 (금) 맑음 ┃ 2018년 7월 14일 (토) 흐림 ┃ 2018년 7월 15일 (일) 맑음

발칸반도 여행기
2017년 5월 10일 (수) 맑음 ┃ 2017년 5월 11일 (목) 맑음 ┃ 2017년 5월 12일·112 ┃ 2017년 5월 13일 (토) 맑음 ┃ 2017년 5월 14일 (일) 맑음 ┃ 2017년 5월 15일 (월) 맑음 ┃ 2017년 5월 16일 (화) 흐림 ┃ 2017년 5월 17일 (수) 맑음 ┃ 2017년 5월 18일 (목) 맑음 ┃ 2017년 5월 19일 (금) 맑음 ┃ 2017년 5월 20일 (토) 흐림, 비 ┃ 2017년 5월 21일 ┃ 2017년 5월 22일

터키 여행기
2017년 3월 23일 (목) 맑음 ┃ 2017년 3월 24일 (금) 맑음 ┃ 2017년 3월 25일 (토) 맑음 ┃ 2017년 3월 26일 (일) 맑음 ┃ 2017년 3월 27일 (월) 흐림 ┃ 2017년 3월 28일 (화) 맑음 ┃ 2017년 3월 29일 (수) 맑음 ┃ 2017년 3월 30일 (목) 맑음

요르단·아부다비·두바이 여행
2018년 11월 20일 (화) ┃ 2018년 11월 21일 (수) ┃ 2018년 11월 22일 (목) ┃ 2018년 11월 23일 (금) ┃ 2018년 11월 24일 (토) ┃ 2018년 11월 25일 (일) ┃ 2018년 11월 26일 (월) ┃ 2018년 11월 27일 (화)

호주·뉴질랜드·피지 여행
2008년 6월 10일 ┃ 2008년 6월 11일 ┃ 2008년 6월 12일 ┃ 2008년 6월 13일 ┃ 2008년 6월 14일 ┃ 2008년 6월 15일 ┃ 2008년 6월 16일 ┃ 2008년 6월 17일 ┃ 2008년 6월 18일 ┃ 2008년 6월 19일 ┃ 2008년 6월 20일

동경 관광
2007년 6월 25일 (월) ┃ 2007년 6월 26일 (화) ┃ 2007년 5월 27일 (수) ┃ 2007년 6월 28일 (목) ┃ 2007년 6월 29일 (금)

상해·소주·항주 여행
2007년 3월 22일 ┃ 2007년 3월 23일 ┃ 2007년 3월 24일 ┃ 2007년 3월 25일

기타 해외여행기
오키나와 여행 ┃ 미국 서부 여행기 ┃ 백두산(1차) ┃ 황룡, 구채구, 성도 ┃ 영국, 프랑스, 이태리, 스위스 ┃ 베트남(하노이, 하롱베이) ┃ 대마도 ┃ 황산, 상해, 항주




Digital 회로설계실무



도서명 : Digital 회로설계실무
저자/출판사 : 변형구,안규철,구인모, 복두출판사
쪽수 : 384쪽
출판일 : 2024-01-25
ISBN : 9791166754531
정가 : 26000

PART 1. Digital 회로설계를 시작하기 위해 필요한 지식들
제1과 Digital 회로설계를 시작하기 위한 사전학습
1.1 Analog신호와 Digital신호 이해하기
1.2 Digital 회로 기초
1.3 Digital 회로 설계 개요


PART 2. Verilog HDL로 설계하기
제2과 Verilog HDL 학습 1 : VIVADO Tool을 활용한 설계 과정 익히기
2.1 〈2 Input AND Gate〉구현을 위한 Verilog HDL 학습
2.2 〈2 Input AND Gate〉구현을 위한 VIVADO Tool 실습
제3과 Verilog HDL 학습 2 : 조합회로1 (Gate, Multiplexer)
3.1 Gate, Multiplexer 구현을 위한 Verilog HDL 학습
3.2 Gate, Multiplexer 구현을 위한 Verilog HDL 실습
제4과 Verilog HDL 학습 3 : 조합회로2 (산술연산), 계층구조
4.1 산술연산과 7 Segment Decoder 구현을 위한 Verilog HDL 학습
4.2 산술연산과 7 Segment Decoder 구현을 위한 Verilog HDL 실습
제5과 Verilog HDL 학습 4 : 순차회로 (D-F/F, Register, Counter)
5.1 순차회로 설계를 위한 Verilog HDL 학습
5.2 순차회로 설계를 위한 Verilog HDL 실습


PART 3. Verilog HDL로 구현하기
제6과 실습장비 Hardware 익히기 1: LED, 7 Segment
6.1 Tact Switch와 LED 표시 실습
6.2 Rotary Switch와 LED 표시 실습
6.3 Counter값 LED로 표시하기 실습
6.4 Seven Segment 표시하기 실습
제7과 실습장비 Hardware 익히기 2: Key matrix
7.1 Key Scan 제어회로 설계하기
7.2 Key Value Assign 회로 설계하기
7.3 8 digit BCD data 생성 회로 설계하기
7.4 8 digit segment control 회로 설계하기
7.5 Key Matrix Display 회로에 대한 Top Module 구성하기
7.6 Key Matrix Display회로에 대한 Hardware Test
7.7 VIVADO lntegrated Logic Analyzer를 활용한 Hardware Test


PART 4. 설계 Project 수행하기(과제에 대한 개념 정의부터 설계, 구현, 검증까지)
제8과 Project 1 : Stop Watch
8.1 Key Control Module에 대한 설계
8.2 Counter Module에 대한 설계
8.3 Hexa to BCD 변환 Module에 대한 설계
8.4 BCD to 7 Segment 변환 Module에 대한 설계
8.5 Stop Watch Top Module에 대한 설계 및 보드 Test
제9과 Project 2 : UART
9.1 UART 송신 모듈 설계
9.2 UART 수신 모듈 설계
9.3 UART 통신을 활용한 Data 송수신의 응용
9.4 UART 통신 Test를 위한 고려
9.5 UART 송수신 회로에 대한 Hardware Test
제10과 Project 3 : 4칙 연산 계산기
10.1 4칙 연산 계산기 개요
제11과 Project 4 : Alarm기능 시계
11.1 Alarm기능 시계 개요
제12과 후속 학습을 위한 안내


부록 1 Xilinx VIVADO Tool 설치하기
부록 2 Xilinx LUT(Look Up Table) 이해하기
부록 3 FPGA와 MICOM
부록 4 실습장비 JFK-100A Board 활용을 위한 자료
부록 5 양방향 입출력 Port 구현을 위한 Verilog HDL
부록 6 Flash Memory로 Booting하기
부록 7 개발문서 정리하기
부록 8 XILINX IP 활용하기
부록 9 Error Message 추적하기
부록 10 begin ~ end의 활용하기
부록 11 Timing Simulation
부록 12 Global Buffer 활용하기